パワー半導体デバイスのチップ面積が損失に与える影響の検討(第1報)

カテゴリ: 全国大会

論文No: 4-015

グループ名: 【全国大会】平成27年電気学会全国大会論文集

発行日: 2015/03/05

タイトル(英語): A Study on Effect of Device Chip Area on Total Power Loss in Semiconductor Power Converters (First report)

著者名: 池上 悠太朗(千葉大学),小原 秀嶺(千葉大学),佐藤 之彦(千葉大学)

著者名(英語): Yutaro Ikegami(Chiba University),Hidemine Obara(Chiba University),Yukihiko Sato(Chiba University)

キーワード: パワー半導体デバイス|チップ面積

要約(日本語): 高効率な変換器を実現する上で、パワー半導体デバイスのチップ面積は重要なパラメータのひとつである。MOSFETにおいては、チップ面積の拡大によりオン抵抗を低減することができる。一方で広すぎるチップ面積は寄生容量に起因するスイッチング損失、ゲートドライブ損失の増加を招く。よって損失を最小化するためには、MOSFETのチップ面積を動作条件や素子の特性を考慮した上で適切に決定する必要がある。本論文では、変換器の損失について、チップ面積と動作周波数の相互的な影響を実験的に検証した。測定結果より、周波数ごとに適切なチップ面積が存在すること、および素子の損失中での主要な損失が変化することが明らかになった。

原稿種別: 日本語

PDFファイルサイズ: 267 Kバイト