スプリットゲート構造を有する低ミラー容量IGBT

カテゴリ: 全国大会

論文No: 4-022

グループ名: 【全国大会】平成28年電気学会全国大会論文集

発行日: 2016/03/05

タイトル(英語): Low Miller Capacitance IGBT with the Split Gate Structure

著者名: 桜井 洋輔(富士電機),大井 幸多(富士電機),伊倉 巧裕(富士電機),吉本 篤司(富士電機),杉村 和俊(富士電機),小野澤 勇一(富士電機),高橋 英紀(富士電機),大月 正人(富士電機)

著者名(英語): Yosuke Sakurai(Fujielectric Co.,Ltd.),Kota Oi(Fujielectric Co.,Ltd.),Yoshihiro Ikura(Fujielectric Co.,Ltd.),Atsushi Yoshimoto(Fujielectric Co.,Ltd.),Kazutoshi Sugimura(Fujielectric Co.,Ltd.),Yuichi Onozawa(Fujielectric Co.,Ltd.),Hidenori Takahashi(Fujielectric Co.,Ltd.),Masahito Otsuki(Fujielectric Co.,Ltd.)

キーワード: IGBT,トレンチゲート,ミラー容量,スプリットゲート

要約(日本語): 昨今、スイッチング電源やUPS等のアプリケーションにおいて、IGBTの更なる高速化が要求されている。本報告では、高速化の一手法としてスプリットゲート構造を提案する。本構造では、トレンチ内のゲート電極を2つの領域に分割し、フローティング層側の領域をエミッタ電極に接続する。これによりゲートとフローティング層の容量結合が小さくなるため、ミラー容量を低減できる。その結果、一般的なトレンチゲート構造に対してゲート電荷Qgが約30%低減され、更にFWDの逆回復dV/dtのゲート抵抗による制御性も改善した。本構造の適用により、低損失・低ノイズなIGBTを実現することが可能となる。

原稿種別: 日本語

PDFファイルサイズ: 485 Kバイト