相補型インバータにおけるSiC-pMOSFETの性能に対する電圧利用率の検討

カテゴリ: 全国大会

論文No: 4-024

グループ名: 【全国大会】平成30年電気学会全国大会論文集

発行日: 2018/03/05

タイトル(英語): Study on Voltage Utilization Ratio of Complementary Inverter depends on SiC-pMOSFET Characteristics

著者名: 吉田 千恵(筑波大学),磯部 高範(筑波大学),岩室 憲幸(筑波大学),只野 博(筑波大学)

著者名(英語): Chie Yoshida(University of Tsukuba),Takanori Isobe(University of Tsukuba),Noriyuki Iwamuro(University of Tsukuba),Hiroshi Tadano(University of Tsukuba)

キーワード: 相補型インバータ,SiC-pMOSFET,電圧利用率

要約(日本語): デッドタイムによる出力電圧誤差を低減する方法として相補型インバータに着目し，高電圧利用率実現のためのSiC-pMOSFETの寄生容量とオン抵抗の比を理論的に算出した。電圧利用率はゲート電圧の立ち上がりと立ち下がり時のスイッチング時間のバラつきによる電圧誤差の最大値，オン抵抗による電圧降下の最大値を考慮して行った。算出結果より，試作SiC-pMOSFETではオン抵抗2.3Ω以下のデバイスを用いることで，動作周波数500kHzにおいて80％の電圧利用率を実現可能であることを確認した。また，今後のSiC-pMOSFETの性能向上により，デッドタイム200nsの従来インバータが電圧利用率80％を下回る1MHz以上の周波数領域においても80％以上の電圧利用率を実現できることを確認した。

原稿種別: 日本語

PDFファイルサイズ: 868 Kバイト