FGキャリブレーション付きニューロンCMOS可変論理回路の検討

カテゴリ: 全国大会

論文No: 3-030

グループ名: 【全国大会】平成31年電気学会全国大会論文集

発行日: 2019/03/01

タイトル(英語): Study of a Neuron CMOS Variable Logic Circuit with Floating Gate Calibration

著者名: 大塚 陸(東海大学),藏野 貴教(東海大学),恩地 夏央(東海大学),山田 海貴(東海大学),福原 雅朗(東海大学)

著者名(英語): Riku Ohtsuka(Tokai University),Takanori Kurano(Tokai University),Nao Onji(Tokai University),Kaiki Yamada(Tokai University),Masaaki Fukuhara(Tokai University)

キーワード: 可変論理回路,ニューロンCMOS,キャリブレーション,FPGA

要約(日本語): 従来のニューロンCMOSインバータ（νCMOS）を用いた単一出力可変論理回路（νCMOS可変論理回路）には、回路中のどこにも接続されていないフローティングゲート（FG）があり、チップ製造時にそのFGに蓄積される初期電荷の影響によって誤動作を起こす可能性が指摘されていた。そこで本論文では、νCMOS可変論理回路に対してFGキャリブレーション回路を適用することで、8種類の論理演算の中から一つの演算を選択する可変論理機能を失うことなく初期電荷の問題の解決を図った。本文では、FGの電圧の解析及びHSPICEシミュレーションを行い、提案回路が所望の動作をすることを検討した。

原稿種別: 日本語

PDFファイルサイズ: 814 Kバイト