低連系インピーダンスの変換器を対象とした瞬低時の過電流高速抑制
低連系インピーダンスの変換器を対象とした瞬低時の過電流高速抑制
カテゴリ: 全国大会
論文No: 4-051
グループ名: 【全国大会】平成31年電気学会全国大会論文集
発行日: 2019/03/01
タイトル(英語): High Speed Overcurrent Depression Method for a Grid-Connected Inverter with Low AC Impedance
著者名: 金子 恭大(東芝インフラシステムズ),新井 卓郎(東芝インフラシステムズ),餅川 宏(東芝インフラシステムズ)
著者名(英語): Takahiro Kaneko(Toshiba Infrastructure Systems & Solutions Corporation),Takuro Arai(Toshiba Infrastructure Systems & Solutions Corporation),Hiroshi Mochikawa(Toshiba Infrastructure Systems & Solutions Corporation)
キーワード: PCS,瞬低,連系インピーダンス,過電流,FRT,マルチレベル
要約(日本語): 近年,交流出力を多段化することで連系インピーダンスを低減可能なマルチレベル回路の研究が進んでいる。低連系インピーダンスの変換器では3LG 等による瞬低時に、制御周期以下の短時間で過電流状態となることがあるため,一時的なゲートブロックにより過電流を抑制し,電力系統からの解列を回避してFRT 要件を満足する必要がある。本稿では,過電流検出とともに電流変化率から電力系統の瞬低状態を検知することで,過電流の不要検出を防止しつつ,瞬低時の過電流をゲートブロックにより高速に抑制する手法を提案する。さらに200 V,10 kVA の実装置を想定したシミュレーションを実施し,提案法の有用性を示す。
原稿種別: 日本語
PDFファイルサイズ: 749 Kバイト
受取状況を読み込めませんでした
