ソース電圧クランプ型サージ電圧抑制回路に関する基礎検討

カテゴリ: 全国大会

論文No: 4-108

グループ名: 【全国大会】令和2年電気学会全国大会論文集

発行日: 2020/03/01

タイトル(英語): A Study on Source Voltage Clamp Type Surge Suppression Circuit

著者名: 佐段田裕平（川崎重工業）,吉川直樹（川崎重工業）,松尾和也（川崎重工業）,進藤裕司（川崎重工業）

著者名(英語): Yuhei Sadanda (Kawasaki Heavy Industries, Ltd.),Naoki Yoshikawa (Kawasaki Heavy Industries, Ltd.),Kazuya Matsuo (Kawasaki Heavy Industries, Ltd.),Yuji Shindou (Kawasaki Heavy Industries, Ltd.)

キーワード: サージ電圧|スイッチング|ゲートドライブ|サージデンアツ|スイッチング|ゲートドライブ

要約(日本語): 近年, 高速動作かつ導通損失が小さいスイッチング素子としてSiC-MOSFET が実用段階となっている。ただし、SiC-MOSFETには, 高速動作によりスイッチング損失を低減可能である一方で, ターンオフ時にドレイン－ソース間に高いサージ電圧が発生するというトレードオフが存在する。サージ電圧を抑制する手法としてクランプ回路を用いる場合があるが、高周波駆動時にはクランプ回路での損失による発熱が問題となる場合がある。そこで, クランプ回路での損失を低減するために, MOSFETのソース寄生インダクタンスに発生する電圧を利用するクランプ回路を提案する。本稿ではその有効性をシミュレーションにて検証したので報告する。

本誌掲載ページ: 172-174 p

原稿種別: 日本語