並列サイリスタ素子のゲートタイミング制約条件の実験検証

カテゴリ: 全国大会

論文No: 4-014

グループ名: 【全国大会】令和3年電気学会全国大会論文集

発行日: 2021/03/01

タイトル(英語): Verification experiments for gate timing constrains in parallel connected thyristors.

著者名: 永井翔太（東芝三菱電機産業システム）,田辺友章（東芝三菱電機産業システム）,清原豊彦（東芝三菱電機産業システム）

著者名(英語): Shota Nagai (Toshiba Mitsubishi-Electric Industrial systems Corporation),Tomoaki Tanabe (Toshiba Mitsubishi-Electric Industrial systems Corporation),Toyohiko Kiyohara (Toshiba Mitsubishi-Electric Industrial systems Corporation)

キーワード: 整流器|並列|電流バランス|サイリスタ|ダイレクトパラ|rectifier|parallel|current balance|thyristor|direct parallel

要約(日本語): In a rectifier, where multiple thyristors are connected in parallel, it is necessary to pay attention to the voltage of thyristor connection branches at the turn-on timing. This paper shows methods of calculating gate timing constrains in parallel connect

原稿種別: 日本語

PDFファイルサイズ: 811 Kバイト