SBD占有面積割合の異なる1.2kV SBD内蔵SiC-MOSFETのUIS耐量解析

カテゴリ: 全国大会

論文No: 4-008

グループ名: 【全国大会】令和5年電気学会全国大会論文集

発行日: 2023/03/01

タイトル(英語): Analysis of UIS withstanding capability of 1.2kV SiC SBD-integrated MOSFETs by varying the occupied area of embedded SBDs

著者名: 柏佳介（筑波大学）,岩室憲幸（筑波大学）,矢野裕司（筑波大学）

著者名(英語): Keisuke Kashiwa (University of Tsukuba),Noriyuki Iwamuro (University of Tsukuba),Hiroshi Yano (University of Tsukuba)

キーワード: SiC-MOSFET|SBD内蔵SiC-MOSFET|UIS試験|アバランシェ期間|SiC-MOSFET|SiC SBD-integrated MOSFETs|UIS test|Avalanche mode

要約(日本語): 本研究では，SBD面積割合の異なる2種類の1.2kV SBD内蔵SiC-MOSFETのUIS（Unclamped Inductive Switching）耐量について，実測とデバイスシミュレーションを用いて評価・解析を行った。実測の結果，アバランシェピーク電流密度がそれぞれ370A/cm2と360A/cm2と面積割合によらずほぼ同等となった。これについてシミュレーションを用いて解析したところ，UIS試験ではSBD/SiC界面電界強度が抑えられ，なおかつ界面部温度上昇が小さいことから，SBD部からのTFEも

本誌掲載ページ: 12-14 p

原稿種別: 日本語

PDFファイルサイズ: 597 Kバイト