E級インバータ向け低損失型整合トポロジー

カテゴリ: 全国大会

論文No: 4-059

グループ名: 【全国大会】令和7年電気学会全国大会論文集

発行日: 2025/03/01

タイトル(英語): Design and Analysis of a Low-Loss Compensation Topologies for Class-E Inverter

著者名: 増田樹（名古屋大学）,ChoiSihoon（名古屋大学）,増田満（名古屋大学）,今岡淳（名古屋大学）,山本真義（名古屋大学）

著者名(英語): Itsuki Masuda (Department of Electrical Engineering, Nagoya University),Sihoon Choi (Department of Electrical Engineering, Nagoya University),Mitsuru Masuda (Institute of Materials and Systems for Sustainability (IMass), Nagoya University),Jun Imaoka (Ins

キーワード: E級インバータ|整合回路|インダクタ|13.56MHz|Class-E inverter|Compensation circuit|inductor|13.56MHz

要約(日本語): 近年，非接触給電やプラズマ発生用電源などの用途でMHz帯スイッチング電源の実用化が進められている。しかしながら，スイッチング電源に必須となる受動素子は発展途上の段階にあり，高効率化に向けたボトルネックとなっている。そこで本研究では，スイッチング電源に使用する整合回路トポロジーの工夫により，受動素子の損失低減を試みた。提案の整合回路トポロジーでは，損失の大部分を占めるインダクタの負担を軽減し，従来型と比べ約57%の損失低減を実現している。

本誌掲載ページ: 96-97 p

原稿種別: 日本語

PDFファイルサイズ: 410 Kバイト