電力出力段を２並列化した39 - 67GHz CMOS可変利得電力増幅器

カテゴリ: 研究会(論文単位)

論文No: EDD23079

グループ名: 【C】電子・情報・システム部門 電子デバイス研究会

発行日: 2023/12/05

タイトル(英語): 39 - 67 GHz CMOS Multistage Variable Gain Power Amplifier With Two-Way Power Stage

著者名: 沖井 将(東京理科大学),原 紳介(情報通信研究機構),笠松 章史(情報通信研究機構),楳田 洋太郎(東京理科大学),高野 恭弥(東京理科大学)

著者名(英語): Sho Okii(Tokyo University of Science),Shinsuke Hara(National Research and Development Agency, National Institute of Information and Communications Technology),Akifumi Kasamatsu(National Research and Development Agency, National Institute of Information and Communications Technology),Yohtaro Umeda(Tokyo University of Science),Kyoya Takano(Tokyo University of Science)

キーワード: 可変利得増幅器|差動２並列構造|ＣＭＯＳ集積回路|多段アーキテクチャ|variable gain amplifier|differential 2-parallel configuration|CMOS integrated circuits|multistage architecture

要約(日本語): この論文では、最大 67 GHz で動作する 28 GHz の帯域幅を備えた可変利得増幅器 (VGA) について報告します。 VGAは8段アンプ構成にすることで広帯域を実現します。 また、出力段に差動2並列構成を採用することで高出力も実現しています。本VGA は 40 nm バルク CMOS プロセスで設計されており、39 - 67 GHz の動作帯域幅、最大 20.2 dB の出力ゲイン、および 0.11 dBm の OP1dB を実現します。

要約(英語): This paper reports on a variable gain amplifier (VGA) with bandwidth of 28 GHz operating at up to 67 GHz. The VGA achieves a wide bandwidth by using an 8-stage amplifier configuration. In addition, the use of a differential 2- parallel configuration in the output stage achieves high output power.

本誌: 2023年12月8日電子デバイス研究会

本誌掲載ページ: 17-19 p

原稿種別: 日本語

PDFファイルサイズ: 548 Kバイト