大電力・高速動作を実現可能なp-GaNシールド構造を有するGaN基板上縦型GaNトランジスタ

カテゴリ: 研究会(論文単位)

論文No: EDD25050

グループ名: 【C】電子・情報・システム部門 電子デバイス研究会

発行日: 2025/04/13

タイトル(英語): Low RonCrss of 171 mOhmpF Normally-off Vertical GaN Transistor on GaN Substrate Using p-GaN Shield Structure for High-Power and High-Speed Switching

著者名: 鳥居 直生(パナソニックホールディングス),柴田 大輔(パナソニックホールディングス),小川 雅弘(パナソニックホールディングス),川口 真生(パナソニックホールディングス),半田 浩之(パナソニックホールディングス),鶴見 直大(パナソニックホールディングス),田村 聡之(パナソニックホールディングス),岡山 芳央(パナソニックホールディングス)

著者名(英語): Naoki Torii(Panasonic Holdings),Daisuke Shibata(Panasonic Holdings),Masahiro Ogawa(Panasonic Holdings),Masao Kawaguchi(Panasonic Holdings),Hiroyuki Handa(Panasonic Holdings),Naohiro Tsurumi(Panasonic Holdings),Satoshi Tamura(Panasonic Holdings),Yoshio Okayama(Panasonic Holdings)

キーワード: 縦型トランジスタ|ＧａＮ基板|ｐ－ＧａＮシールド|低ＲｏｎＣｒｓｓ|ノーマリオフ|高速スイッチング|Vertical transistor|GaN substrate|p-GaN shield|Low RonCrss|Normally-off|High-speed switching

要約(日本語): p-GaN シールド構造を導入したノーマリーオフGaN 基板上縦型 GaN トランジスタを開発した。V 字型の溝の上に配置されたp-GaN シールドによって、帰還容量Crssを大幅に低減し、RonCrss = 171 mΩ・pFを実現した。また、再成長 AlGaN/GaN チャネル層と p-GaN シールド構造の電界緩和効果によって、最大ドレイン電流が 57 A、ブレークダウン電圧が 900 V 以上を示した。その後400 V/20 Aにおける誘導負荷スイッチングを行い、ターンオン損失が従来の縦型GaNトランジスタと比較して75 %削減されていることを実証した。

要約(英語): A novel normally-off vertical GaN transistor on a GaN substrate using a p-GaN shield structure features a low RonCrss of 171 mΩ・pF. It achieves a maximum drain current of 57 A, breakdown voltage over 900 V, and fast switching at 400 V/20 A.

本誌: 2025年4月16日-2025年4月17日電子デバイス研究会

本誌掲載ページ: 51-56 p

原稿種別: 日本語

PDFファイルサイズ: 1,818 Kバイト