2トランジスタ型メモリセルを用いた積層方式NAND構造FeRAMの設計法

カテゴリ: 論文誌(論文単位)

グループ名: 【C】電子・情報・システム部門

発行日: 2011/07/01

タイトル(英語): Design Technology of Stacked NAND Type FeRAM with 2 Transistor Type Memory Cell

著者名: 菅野　孝一（小糸工業（株）），渡辺　重佳（湘南工科大学工学部情報工学科）

著者名(英語): Koichi Sugano (Koito Industries, Ltd.), Shigeyoshi Watanabe (Department of Information Science, Shonan Institute of Technology)

キーワード: 不揮発性メモリ，FeRAM，強誘電体，NAND構造，積層構造，ワード線電圧　　Non-volatile memory，FeRAM，ferro-electric，NAND structure，stacked structure，WL voltage

要約(英語): Design method of stacked NAND type FeRAM with 2-transistor type memory cell has been newly proposed. With newly introduced WL voltage generator which enables to compensate drain current variation caused by mis-alignment of the ferro-electric film removal mask 4F2 small cell size has been successfully realized. 32 stage of stacked NAND type FeRAM is a promising candidate for realizing high reliability compared with the conventional stacked NAND type 1-transistor FeRAM.

本誌: 電気学会論文誌C（電子・情報・システム部門誌） Vol.131 No.7 （2011） 特集：平成22年電気学会電子・情報・システム部門大会

本誌掲載ページ: 1327-1336 p

原稿種別: 論文／日本語

電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/131/7/131_7_1327/_article/-char/ja/