非2進展開に基づくAD変換器のデジタル回路部面積削減手法

カテゴリ: 論文誌(論文単位)

グループ名: 【C】電子・情報・システム部門

発行日: 2019/01/01

タイトル(英語): Area Reduction Technique for Digital Circuit Part in Non-Binary Analog-to-Digital Converter

著者名: 進藤　佑司（東京都市大学），瀬戸　謙修（東京都市大学），傘　昊（東京都市大学）

著者名(英語): Yuji Shindo (Tokyo City University), Kenshu Seto (Tokyo City University), Hao San (Tokyo City University)

キーワード: AD変換回路，高位合成　　AD Converter，high-level synthesis

要約(英語): We propose an area reduction method of digital circuit part in β-expansion-based analog-to-digital converter (ADC). The digital parts of conventional β-expansion based ADCs use lookup table (LUT) to estimate effective β values, and to convert non-binary digital output from analog part to binary code. Unfortunately, increasing the conversion resolution (bit number) of the ADCs increases the chip area of the LUT. In this work, we estimate the effective β values by Newton's method and directly convert non-binary numbers to binary numbers without LUTs. As a result, when the conversion resolution of the ADCs is increased, the proposed method reduces the increase of the digital part area compared to the conventional LUT-based method.

本誌: 電気学会論文誌C（電子・情報・システム部門誌） Vol.139 No.1 （2019） 特集：電子回路関連技術

本誌掲載ページ: 76-82 p

原稿種別: 論文／日本語

電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejeiss/139/1/139_76/_article/-char/ja/